❤️❤️❤️❤️❤️❤️ 我们已经正式推出微信小程序，在微信中搜索 TrendForge Pro 即可使用小程序，如果使用 Telegram 请搜索 trendforge_tg ❤️❤️❤️❤️❤️❤️
GitHub 2026-02-02 Trending
Discover the hottest open source projects every day
adam-maj/tiny-gpu
一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理
pulp-platform/axi
用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。
pulp-platform/common_cells
通用SystemVerilog组件
openhwgroup/cvfpu
支持标准RISC-V格式与运算及跨精度格式的参数化浮点运算单元。
verilator/verilator
Verilator开源SystemVerilog模拟器与代码检查系统
lowRISC/ibex
Ibex是一款小型32位RISC-V CPU内核，前身为zero-riscy
bespoke-silicon-group/basejump_stl
BaseJump STL：SystemVerilog标准模板库
bespoke-silicon-group/bsg_manycore
基于瓦片的架构设计，旨在实现计算效率、可扩展性和通用性
pulp-platform/riscv-dbg
为PULP RISC-V内核提供的RISC-V调试支持
lowRISC/opentitan
OpenTitan：开源硅基可信根
pulp-platform/tech_cells_generic
设计中针对通用流程实例化的工艺相关单元
pulp-platform/fpu_div_sqrt_mvp
面向跨精度计算的浮点除法/平方根运算单元
chipsalliance/caliptra-rtl
Caliptra可信根IP的硬件设计配套资源
