❤️❤️❤️❤️❤️❤️ 我们已经正式推出微信小程序，在微信中搜索 TrendForge Pro 即可使用小程序，如果使用 Telegram 请搜索 trendforge_tg ❤️❤️❤️❤️❤️❤️

GitHub 2026-02-04 Trending

Discover the hottest open source projects every day

Select a date
SystemVerilog
Data collection date: 2026-02-04
SystemVerilog
Total 15 projects，sorted by Star Increment Sort
一款强大且可定制的macOS多排扩展坞替代品。将应用组织成多个部分，切换工作区，并自定义一切。
DockMaster Pro 是一款 macOS Dock 栏增强工具，目标是将原生 Dock 从「应用启动器」升级为「生产力中枢」。

adam-maj/tiny-gpu

SystemVerilog
累计上榜 145 次 星标飙升

一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理

adam-maj
adam-maj Developer
11k
954
503
+29
Ranking #15
2月4日
View Details

verilator/verilator

SystemVerilog
连续上榜 13 天 累计上榜 168 次 星标飙升

Verilator开源SystemVerilog模拟器与代码检查系统

compilers cpp rtl
verilator
verilator Developer
3.3k
748
497
+5
Ranking #2
2月4日
View Details

lowRISC/ibex

SystemVerilog
连续上榜 11 天 累计上榜 161 次

Ibex是一款小型32位RISC-V CPU内核，前身为zero-riscy

cpucore hardware risc-v
lowRISC
lowRISC Developer
1.8k
683
628
+4
Ranking #5
2月4日
View Details

pulp-platform/axi

SystemVerilog
连续上榜 3 天 累计上榜 85 次 排名上升 ↑6

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

asic axi axi4
pulp-platform
pulp-platform Developer
1.5k
339
496
+2
Ranking #4
2月4日
View Details

hughperkins/VeriGPU

SystemVerilog
历史最高 #3 排名上升 ↑5

基于RISC-V指令集架构的开源GPU设计，采用Verilog实现

asic-design gpu gpu-acceleration
hughperkins
hughperkins Developer
1.2k
135
454
+2
Ranking #3
2月4日
View Details

lowRISC/opentitan

SystemVerilog
霸榜 6 天 历史最高 #1 累计上榜 165 次

OpenTitan：开源硅基可信根

lowRISC
lowRISC Developer
3.1k
948
631
+2
Ranking #1
2月4日
View Details

rsd-devel/rsd

SystemVerilog
累计上榜 26 次

RSD：RISC-V乱序超标量处理器

rsd-devel
rsd-devel Developer
1.1k
114
209
+1
Ranking #14
2月4日
View Details

aws/aws-fpga

SystemVerilog
累计上榜 55 次

AWS EC2 FPGA硬件与软件开发工具包的官方代码库

aws
aws Developer
1.6k
533
506
Ranking #13
2月4日
View Details

pulp-platform/axi_mem_if

SystemVerilog
连续上榜 6 天 累计上榜 58 次

简易单端口AXI存储器接口

asic axi fpga
pulp-platform
pulp-platform Developer
49
28
445
Ranking #12
2月4日
View Details

chipsalliance/i3c-core

SystemVerilog
连续上榜 3 天 时隔 15 天回归 累计上榜 26 次

No description available

chipsalliance
chipsalliance Developer
43
20
208
Ranking #11
2月4日
View Details

chipsalliance/caliptra-rtl

SystemVerilog
连续上榜 8 天 累计上榜 131 次

Caliptra可信根IP的硬件设计配套资源

chipsalliance
chipsalliance Developer
127
75
332
Ranking #10
2月4日
View Details

pulp-platform/common_cells

SystemVerilog
累计上榜 112 次

通用SystemVerilog组件

pulp-platform
pulp-platform Developer
705
189
356
Ranking #9
2月4日
View Details

pulp-platform/apb

SystemVerilog
累计上榜 54 次

APB总线逻辑

pulp-platform
pulp-platform Developer
23
20
177
Ranking #8
2月4日
View Details

pulp-platform/tech_cells_generic

SystemVerilog
累计上榜 30 次

设计中针对通用流程实例化的工艺相关单元

pulp-platform
pulp-platform Developer
80
39
228
Ranking #7
2月4日
View Details

chipsalliance/Cores-VeeR-EL2

SystemVerilog
累计上榜 77 次 排名上升 ↑6

VeeR EL2处理器内核

ahb-lite asic-design axi4
chipsalliance
chipsalliance Developer
316
96
480
Ranking #6
2月4日
View Details
Assistant