❤️❤️❤️❤️❤️❤️ 我们已经正式推出微信小程序，在微信中搜索 TrendForge Pro 即可使用小程序，如果使用 Telegram 请搜索 trendforge_tg ❤️❤️❤️❤️❤️❤️

GitHub 2026-02-11 Trending

Discover the hottest open source projects every day

Select a date
SystemVerilog
Data collection date: 2026-02-11
SystemVerilog
Total 16 projects，sorted by Star Increment Sort
一款强大且可定制的macOS多排扩展坞替代品。将应用组织成多个部分，切换工作区，并自定义一切。
DockMaster Pro 是一款 macOS Dock 栏增强工具，目标是将原生 Dock 从「应用启动器」升级为「生产力中枢」。

adam-maj/tiny-gpu

SystemVerilog
连续上榜 7 天 时隔 15 天回归 历史最高 #1 累计上榜 151 次 星标飙升

一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理

adam-maj
adam-maj Developer
11k
986
580
+56
Ranking #1
2月11日
View Details

verilator/verilator

SystemVerilog
连续上榜 19 天 累计上榜 174 次

Verilator开源SystemVerilog模拟器与代码检查系统

compilers cpp rtl
verilator
verilator Developer
3.4k
750
557
+1
Ranking #16
2月11日
View Details

pulp-platform/axi

SystemVerilog
累计上榜 87 次

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

asic axi axi4
pulp-platform
pulp-platform Developer
1.5k
343
579
+1
Ranking #15
2月11日
View Details

aws/aws-fpga

SystemVerilog
累计上榜 55 次

AWS EC2 FPGA硬件与软件开发工具包的官方代码库

aws
aws Developer
1.6k
534
580
+1
Ranking #9
2月11日
View Details

chipsalliance/caliptra-rtl

SystemVerilog
连续上榜 13 天 霸榜 5 天 时隔 18 天回归 累计上榜 136 次

Caliptra可信根IP的硬件设计配套资源

chipsalliance
chipsalliance Developer
128
75
379
+1
Ranking #4
2月11日
View Details

lowRISC/opentitan

SystemVerilog
连续上榜 6 天 霸榜 11 天 累计上榜 170 次

OpenTitan：开源硅基可信根

lowRISC
lowRISC Developer
3.1k
950
728
+1
Ranking #3
2月11日
View Details

lowRISC/ibex

SystemVerilog
连续上榜 17 天 霸榜 6 天 累计上榜 167 次

Ibex是一款小型32位RISC-V CPU内核，前身为zero-riscy

cpucore hardware risc-v
lowRISC
lowRISC Developer
1.8k
685
695
+1
Ranking #2
2月11日
View Details

pulp-platform/axi_mem_if

SystemVerilog
累计上榜 61 次

简易单端口AXI存储器接口

asic axi fpga
pulp-platform
pulp-platform Developer
49
28
511
Ranking #14
2月11日
View Details

pulp-platform/common_cells

SystemVerilog
累计上榜 113 次

通用SystemVerilog组件

pulp-platform
pulp-platform Developer
706
189
361
Ranking #13
2月11日
View Details

bespoke-silicon-group/basejump_stl

SystemVerilog
时隔 15 天回归 累计上榜 29 次

BaseJump STL：SystemVerilog标准模板库

bespoke-silicon-group
bespoke-silicon-group Developer
645
113
227
Ranking #12
2月11日
View Details

openhwgroup/cv-hpdcache

SystemVerilog
时隔 25 天回归

适用于OpenHW CV内核的高性能L1数据缓存RTL源码

openhwgroup
openhwgroup Developer
98
41
201
Ranking #11
2月11日
View Details

hughperkins/VeriGPU

SystemVerilog

基于RISC-V指令集架构的开源GPU设计，采用Verilog实现

asic-design gpu gpu-acceleration
hughperkins
hughperkins Developer
1.2k
136
525
Ranking #10
2月11日
View Details

chipsalliance/Cores-VeeR-EL2

SystemVerilog
累计上榜 77 次

VeeR EL2处理器内核

ahb-lite asic-design axi4
chipsalliance
chipsalliance Developer
317
96
543
Ranking #8
2月11日
View Details

pulp-platform/tech_cells_generic

SystemVerilog
时隔 15 天回归 累计上榜 33 次 排名上升 ↑7

设计中针对通用流程实例化的工艺相关单元

pulp-platform
pulp-platform Developer
80
39
235
Ranking #7
2月11日
View Details

pulp-platform/apb

SystemVerilog
累计上榜 54 次

APB总线逻辑

pulp-platform
pulp-platform Developer
23
20
182
Ranking #6
2月11日
View Details

pulp-platform/fpu_div_sqrt_mvp

SystemVerilog
累计上榜 110 次

面向跨精度计算的浮点除法/平方根运算单元

pulp-platform
pulp-platform Developer
25
17
321
Ranking #5
2月11日
View Details
Assistant