❤️❤️❤️❤️❤️❤️ 我们已经正式推出微信小程序，在微信中搜索 TrendForge Pro 即可使用小程序，如果使用 Telegram 请搜索 trendforge_tg ❤️❤️❤️❤️❤️❤️
GitHub 2026-02-17 Trending
Discover the hottest open source projects every day
adam-maj/tiny-gpu
一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理
hughperkins/VeriGPU
基于RISC-V指令集架构的开源GPU设计，采用Verilog实现
pulp-platform/common_cells
通用SystemVerilog组件
lowRISC/ibex
Ibex是一款小型32位RISC-V CPU内核，前身为zero-riscy
pulp-platform/axi
用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。
chipsalliance/caliptra-rtl
Caliptra可信根IP的硬件设计配套资源
openhwgroup/cv32e40p
CV32E40P is an in-order 4-stage RISC-V RV32IMFCXpulp CPU based on RI5CY from PULP-Platform
bespoke-silicon-group/basejump_stl
BaseJump STL：SystemVerilog标准模板库
pulp-platform/fpu_div_sqrt_mvp
面向跨精度计算的浮点除法/平方根运算单元
verilator/verilator
Verilator开源SystemVerilog模拟器与代码检查系统
chipsalliance/caliptra-ss
Caliptra子系统硬件设计资料，包含Caliptra可信根IP及附加制造商控制模块
openhwgroup/cvfpu
支持标准RISC-V格式与运算及跨精度格式的参数化浮点运算单元。
openhwgroup/cvw
CORE-V Wally是一款可配置的RISC-V处理器，与《RISC-V片上系统设计》教材相关联。
lowRISC/opentitan
OpenTitan：开源硅基可信根
