GitHub 2026-03-01 Trending

Discover the hottest open source projects every day

Select a date
SystemVerilog
Data collection date: 2026-03-01
SystemVerilog
Total 11 projects,sorted by Star Increment Sort

adam-maj/tiny-gpu

连续上榜 5 天 累计上榜 80 次

一个用Verilog编写的极简GPU设计,用于从零开始学习GPU工作原理

11k
1.1k
243
+10
Ranking #11
3月1日
View Details

lowRISC/opentitan

连续上榜 11 天 累计上榜 88 次

OpenTitan:开源硅基可信根

3.2k
964
346
+2
Ranking #9
3月1日
View Details

lowRISC/ibex

连续上榜 11 天 霸榜 8 天 累计上榜 93 次

Ibex是一款小型32位RISC-V CPU内核,前身为zero-riscy

1.8k
697
350
+1
Ranking #10
3月1日
View Details

aws/aws-fpga

连续上榜 3 天 累计上榜 40 次

AWS EC2 FPGA硬件与软件开发工具包的官方代码库

1.6k
537
275
+1
Ranking #6
3月1日
View Details

verilator/verilator

连续上榜 10 天 历史最高 #1 累计上榜 93 次

Verilator开源SystemVerilog模拟器与代码检查系统

3.4k
764
302
+1
Ranking #1
3月1日
View Details

pulp-platform/axi

连续上榜 4 天 累计上榜 55 次 排名上升 ↑6

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

1.5k
344
256
Ranking #8
3月1日
View Details

chipsalliance/Cores-VeeR-EL2

累计上榜 56 次 排名上升 ↑9

VeeR EL2处理器内核

318
98
254
Ranking #7
3月1日
View Details

pulp-platform/axi_mem_if

连续上榜 3 天 累计上榜 44 次

简易单端口AXI存储器接口

49
28
258
Ranking #5
3月1日
View Details

pulp-platform/riscv-dbg

连续上榜 9 天 累计上榜 56 次 排名上升 ↑5

为PULP RISC-V内核提供的RISC-V调试支持

297
91
230
Ranking #4
3月1日
View Details

openhwgroup/cvfpu

连续上榜 10 天 累计上榜 69 次 排名上升 ↑5

支持标准RISC-V格式与运算及跨精度格式的参数化浮点运算单元。

570
148
201
Ranking #3
3月1日
View Details

pulp-platform/fpu_div_sqrt_mvp

连续上榜 11 天 累计上榜 80 次 排名上升 ↑9

面向跨精度计算的浮点除法/平方根运算单元

26
17
198
Ranking #2
3月1日
View Details
Assistant