GitHub 2026-03-12 Trending

Discover the hottest open source projects every day

Select a date
SystemVerilog
Data collection date: 2026-03-12
SystemVerilog
Total 9 projects，sorted by Star Increment Sort
一款强大且可定制的macOS多排扩展坞替代品。将应用组织成多个部分，切换工作区，并自定义一切。
DockMaster Pro 是一款 macOS Dock 栏增强工具，目标是将原生 Dock 从「应用启动器」升级为「生产力中枢」。

adam-maj/tiny-gpu

SystemVerilog
连续上榜 4 天 累计上榜 79 次

一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理

adam-maj
adam-maj Developer
11k
1.1k
242
+7
Ranking #6
3月12日
View Details

lowRISC/ibex

SystemVerilog
连续上榜 10 天 霸榜 7 天 累计上榜 92 次

Ibex是一款小型32位RISC-V CPU内核，前身为zero-riscy

cpucore hardware risc-v
lowRISC
lowRISC Developer
1.8k
702
349
+4
Ranking #2
3月12日
View Details

lowRISC/opentitan

SystemVerilog
连续上榜 10 天 历史最高 #1 累计上榜 87 次

OpenTitan：开源硅基可信根

lowRISC
lowRISC Developer
3.2k
969
346
+3
Ranking #1
3月12日
View Details

verilator/verilator

SystemVerilog
连续上榜 9 天 累计上榜 92 次

Verilator开源SystemVerilog模拟器与代码检查系统

compilers cpp rtl
verilator
verilator Developer
3.4k
771
301
+2
Ranking #8
3月12日
View Details

black-parrot/black-parrot

SystemVerilog
排名上升 ↑5

面向全球且由全球共创的Linux兼容RISC-V多核处理器

black-parrot
black-parrot Developer
778
207
69
+1
Ranking #5
3月12日
View Details

pulp-platform/common_cells

SystemVerilog
连续上榜 10 天 累计上榜 65 次

通用SystemVerilog组件

pulp-platform
pulp-platform Developer
723
193
217
+1
Ranking #9
3月12日
View Details

chipsalliance/Cores-VeeR-EL2

SystemVerilog
累计上榜 56 次 排名上升 ↑9

VeeR EL2处理器内核

ahb-lite asic-design axi4
chipsalliance
chipsalliance Developer
321
98
253
Ranking #7
3月12日
View Details

chipsalliance/caliptra-rtl

SystemVerilog
连续上榜 8 天 霸榜 5 天 时隔 19 天回归 累计上榜 64 次

Caliptra可信根IP的硬件设计配套资源

chipsalliance
chipsalliance Developer
133
82
184
Ranking #3
3月12日
View Details

chipsalliance/caliptra-ss

SystemVerilog
连续上榜 8 天 霸榜 5 天 时隔 17 天回归 累计上榜 44 次

Caliptra子系统硬件设计资料，包含Caliptra可信根IP及附加制造商控制模块

caliptra ocp opencomputeproject
chipsalliance
chipsalliance Developer
39
37
195
Ranking #4
3月12日
View Details
Assistant