GitHub 2026-03-15 Trending

Discover the hottest open source projects every day

Select a date
SystemVerilog
Data collection date: 2026-03-15
SystemVerilog
Total 12 projects，sorted by Star Increment Sort
一款强大且可定制的macOS多排扩展坞替代品。将应用组织成多个部分，切换工作区，并自定义一切。
DockMaster Pro 是一款 macOS Dock 栏增强工具，目标是将原生 Dock 从「应用启动器」升级为「生产力中枢」。

adam-maj/tiny-gpu

SystemVerilog
连续上榜 5 天 时隔 16 天回归 历史最高 #1 累计上榜 80 次

一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理

adam-maj
adam-maj Developer
11k
1.1k
243
+15
Ranking #1
3月15日
View Details

verilator/verilator

SystemVerilog
连续上榜 10 天 时隔 15 天回归 累计上榜 93 次 星标飙升

Verilator开源SystemVerilog模拟器与代码检查系统

compilers cpp rtl
verilator
verilator Developer
3.4k
774
302
+5
Ranking #12
3月15日
View Details

pulp-platform/axi

SystemVerilog
连续上榜 4 天 时隔 16 天回归 累计上榜 55 次 快速上升 排名飙升 ↑10

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

asic axi axi4
pulp-platform
pulp-platform Developer
1.5k
350
256
+3
Ranking #4
3月15日
View Details

bespoke-silicon-group/basejump_stl

SystemVerilog
时隔 23 天回归 累计上榜 24 次

BaseJump STL：SystemVerilog标准模板库

bespoke-silicon-group
bespoke-silicon-group Developer
652
113
108
+1
Ranking #11
3月15日
View Details

pulp-platform/common_cells

SystemVerilog
连续上榜 10 天 时隔 16 天回归 累计上榜 65 次

通用SystemVerilog组件

pulp-platform
pulp-platform Developer
724
193
218
+1
Ranking #8
3月15日
View Details

lowRISC/ibex

SystemVerilog
连续上榜 11 天 霸榜 8 天 时隔 15 天回归 累计上榜 93 次

Ibex是一款小型32位RISC-V CPU内核，前身为zero-riscy

cpucore hardware risc-v
lowRISC
lowRISC Developer
1.8k
702
350
+1
Ranking #2
3月15日
View Details

chipsalliance/adams-bridge

SystemVerilog
时隔 52 天回归 累计上榜 20 次

后量子密码学IP核（Crystals-Dilithium算法）

cryptography digital-signature lattice
chipsalliance
chipsalliance Developer
47
11
217
Ranking #10
3月15日
View Details

openhwgroup/cvfpu

SystemVerilog
连续上榜 10 天 时隔 15 天回归 累计上榜 69 次

支持标准RISC-V格式与运算及跨精度格式的参数化浮点运算单元。

openhwgroup
openhwgroup Developer
576
148
201
Ranking #9
3月15日
View Details

pulp-platform/riscv-dbg

SystemVerilog
连续上榜 9 天 时隔 15 天回归 累计上榜 56 次

为PULP RISC-V内核提供的RISC-V调试支持

debug riscv
pulp-platform
pulp-platform Developer
302
91
230
Ranking #7
3月15日
View Details

chipsalliance/caliptra-ss

SystemVerilog
霸榜 6 天 时隔 20 天回归 累计上榜 45 次

Caliptra子系统硬件设计资料，包含Caliptra可信根IP及附加制造商控制模块

caliptra ocp opencomputeproject
chipsalliance
chipsalliance Developer
39
37
197
Ranking #6
3月15日
View Details

pulp-platform/tech_cells_generic

SystemVerilog
时隔 15 天回归 历史最高 #5 累计上榜 23 次

设计中针对通用流程实例化的工艺相关单元

pulp-platform
pulp-platform Developer
83
40
121
Ranking #5
3月15日
View Details

pulp-platform/fpu_div_sqrt_mvp

SystemVerilog
连续上榜 11 天 时隔 15 天回归 累计上榜 80 次 排名上升 ↑8

面向跨精度计算的浮点除法/平方根运算单元

pulp-platform
pulp-platform Developer
27
17
198
Ranking #3
3月15日
View Details
Assistant