❤️❤️❤️❤️❤️❤️ 我们已经正式推出微信小程序，在微信中搜索 TrendForge Pro 即可使用小程序，如果使用 Telegram 请搜索 trendforge_tg ❤️❤️❤️❤️❤️❤️

GitHub 2026-03-17 Trending

Discover the hottest open source projects every day

Select a date
SystemVerilog
Data collection date: 2026-03-17
SystemVerilog
Total 7 projects，sorted by Star Increment Sort
一款强大且可定制的macOS多排扩展坞替代品。将应用组织成多个部分，切换工作区，并自定义一切。
DockMaster Pro 是一款 macOS Dock 栏增强工具，目标是将原生 Dock 从「应用启动器」升级为「生产力中枢」。

adam-maj/tiny-gpu

SystemVerilog
连续上榜 3 天 时隔 18 天回归 累计上榜 120 次 星标飙升 排名飙升 ↑16

一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理

adam-maj
adam-maj Developer
11k
1.1k
375
+9
Ranking #2
3月17日
View Details

lowRISC/opentitan

SystemVerilog
连续上榜 13 天 霸榜 24 天 时隔 17 天回归 历史最高 #1 累计上榜 134 次

OpenTitan：开源硅基可信根

lowRISC
lowRISC Developer
3.2k
970
525
+2
Ranking #1
3月17日
View Details

pulp-platform/fpu_div_sqrt_mvp

SystemVerilog
时隔 17 天回归 累计上榜 99 次

面向跨精度计算的浮点除法/平方根运算单元

pulp-platform
pulp-platform Developer
27
17
244
Ranking #7
3月17日
View Details

chipsalliance/Cores-VeeR-EL2

SystemVerilog
时隔 17 天回归 累计上榜 61 次

VeeR EL2处理器内核

ahb-lite asic-design axi4
chipsalliance
chipsalliance Developer
322
98
399
Ranking #6
3月17日
View Details

pulp-platform/riscv-dbg

SystemVerilog
时隔 17 天回归 累计上榜 75 次

为PULP RISC-V内核提供的RISC-V调试支持

debug riscv
pulp-platform
pulp-platform Developer
302
91
317
Ranking #5
3月17日
View Details

chipsalliance/caliptra-rtl

SystemVerilog
连续上榜 6 天 时隔 24 天回归 累计上榜 105 次 排名上升 ↑7

Caliptra可信根IP的硬件设计配套资源

chipsalliance
chipsalliance Developer
133
82
276
Ranking #4
3月17日
View Details

lowRISC/ibex

SystemVerilog
连续上榜 6 天 时隔 17 天回归 累计上榜 131 次 排名上升 ↑6

Ibex是一款小型32位RISC-V CPU内核，前身为zero-riscy

cpucore hardware risc-v
lowRISC
lowRISC Developer
1.8k
702
519
Ranking #3
3月17日
View Details
Assistant