❤️❤️❤️❤️❤️❤️ 我们已经正式推出微信小程序,在微信中搜索 TrendForge Pro 即可使用小程序,如果使用 Telegram 请搜索 trendforge_tg ❤️❤️❤️❤️❤️❤️

GitHub 2026-03-24 Trending

Discover the hottest open source projects every day

Select a date
SystemVerilog
Data collection date: 2026-03-24
SystemVerilog
Total 11 projects,sorted by Star Increment Sort

adam-maj/tiny-gpu

连续上榜 4 天 时隔 25 天回归 累计上榜 124 次 星标飙升 排名上升 ↑6

一个用Verilog编写的极简GPU设计,用于从零开始学习GPU工作原理

12k
1.1k
379
+23
Ranking #10
3月24日
View Details

lowRISC/opentitan

连续上榜 18 天 时隔 24 天回归 累计上榜 139 次

OpenTitan:开源硅基可信根

3.3k
974
531
+3
Ranking #2
3月24日
View Details

verilator/verilator

连续上榜 10 天 时隔 24 天回归 累计上榜 142 次 排名上升 ↑7

Verilator开源SystemVerilog模拟器与代码检查系统

3.5k
781
385
+2
Ranking #4
3月24日
View Details

pulp-platform/croc

一款面向教育的PULP片上系统,易于理解与扩展,并提供完整的物理设计流程。

218
100
300
+1
Ranking #7
3月24日
View Details

chipsalliance/caliptra-ss

连续上榜 3 天 时隔 29 天回归 累计上榜 81 次

Caliptra子系统硬件设计资料,包含Caliptra可信根IP及附加制造商控制模块

39
38
294
+1
Ranking #3
3月24日
View Details

pulp-platform/fpu_div_sqrt_mvp

时隔 24 天回归 累计上榜 102 次

面向跨精度计算的浮点除法/平方根运算单元

27
17
252
Ranking #11
3月24日
View Details

pulp-platform/axi_mem_if

时隔 24 天回归 累计上榜 52 次 排名上升 ↑5

简易单端口AXI存储器接口

49
28
366
Ranking #9
3月24日
View Details

pulp-platform/riscv-dbg

连续上榜 3 天 时隔 24 天回归 累计上榜 79 次

为PULP RISC-V内核提供的RISC-V调试支持

303
91
334
Ranking #8
3月24日
View Details

pulp-platform/tech_cells_generic

时隔 24 天回归 累计上榜 28 次 排名飙升 ↑11

设计中针对通用流程实例化的工艺相关单元

83
40
172
Ranking #6
3月24日
View Details

chipsalliance/caliptra-rtl

连续上榜 4 天 时隔 31 天回归 累计上榜 109 次

Caliptra可信根IP的硬件设计配套资源

133
82
276
Ranking #5
3月24日
View Details

lowRISC/ibex

连续上榜 11 天 时隔 24 天回归 历史最高 #1 累计上榜 136 次

Ibex是一款小型32位RISC-V CPU内核,前身为zero-riscy

1.8k
705
522
Ranking #1
3月24日
View Details
Assistant