chipsalliance

chipsalliance/rocket-chip-inclusive-cache

Scala 不活跃
111
2026-03-04
24
+0
#15
28

项目介绍

末级共享包容式TileLink缓存控制器的RTL生成器

An RTL generator for a last-level shared inclusive TileLink cache controller

智能解读

点击生成更详细的项目介绍

智能标签

生成技术栈、用途、特征、受众等多维度标签

使用场景

了解这个项目能帮你解决什么问题

项目健康度

F
17/100
不佳
活跃度人气增长社区文档
活跃度 0/23

距上次更新 449 天

人气 3/25

平台 Star TOP 100% · Forks 28

增长 3/25

暂无近期增长数据

社区 8/17

16 位贡献者 · 0 条平台评论

文档 3/10

缺少 4 项内容

4 项改进建议
  • 活跃度:项目已超过 449 天未更新,可能处于低维护状态
  • 人气:项目在平台内知名度较低,持续更新有助于提升曝光
  • 增长:近期 Star 增长缓慢,项目热度有待提升
  • 文档:完善项目文档(截图、AI 分析等)可提升健康度得分
在 GitHub 上查看

项目信息

作者 chipsalliance
来源 GitHub
周期 每日
仓库ID chipsalliance/rocket-chip-inclusive-cache
最新提交 2025-01-17 19:58:34
第一收录 2026-03-05 08:02:35
最后更新 2026-03-05 08:09:58

赞赏支持

如果本站对你有帮助,欢迎打赏支持

微信打赏码

微信

支付宝打赏码

支付宝

评论 0

登录 后发表评论

加载评论中...

助手