systemverilog-hdl

共找到 2 个相关项目

openhwgroup/cva6

Assembly

CORE-V CVA6是高度可配置的6级RISC-V处理器核心，适用于应用级和嵌入式场景，应用级配置支持启动Linux

ariane asic cpu
openhwgroup
openhwgroup 开发者
2.8k
887
99
+48
排名 #15
2月24日
查看详情

pulp-platform/axi_mem_if

SystemVerilog

简易单端口AXI存储器接口

asic axi fpga
pulp-platform
pulp-platform 开发者
49
28
82
排名 #14
2月11日
查看详情
助手