GitHub 2026-04-09 趋势

发现每日最热门的开源项目

2026-04-09
SystemVerilog
数据采集日期: 2026-04-09
SystemVerilog
共 11 个项目，按照 Star 增量 排序

adam-maj/tiny-gpu

SystemVerilog
连续上榜 5 天 历史最高 #1 累计上榜 66 次

一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理

adam-maj
adam-maj 开发者
12k
1.1k
205
+12
排名 #1
4月9日
查看详情

verilator/verilator

SystemVerilog
连续上榜 7 天 累计上榜 78 次

Verilator开源SystemVerilog模拟器与代码检查系统

compilers cpp rtl
verilator
verilator 开发者
3.5k
789
234
+4
排名 #5
4月9日
查看详情

openhwgroup/cv32e40p

SystemVerilog
时隔 30 天回归 星标飙升

CV32E40P是一款基于PULP-Platform RI5CY内核的顺序四级流水线RISC-V RV32IMFCXpulp处理器

riscv riscv32imfc
openhwgroup
openhwgroup 开发者
1.2k
518
193
+4
排名 #9
4月9日
查看详情

lowRISC/opentitan

SystemVerilog
连续上榜 3 天 累计上榜 76 次

OpenTitan：开源硅基可信根

lowRISC
lowRISC 开发者
3.3k
980
251
+3
排名 #2
4月9日
查看详情

pulp-platform/axi

SystemVerilog
累计上榜 47 次 星标飙升

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

asic axi axi4
pulp-platform
pulp-platform 开发者
1.5k
352
189
+2
排名 #10
4月9日
查看详情

chipsalliance/caliptra-rtl

SystemVerilog
连续上榜 3 天 累计上榜 56 次

Caliptra可信根IP的硬件设计配套资源

chipsalliance
chipsalliance 开发者
134
84
127
+1
排名 #4
4月9日
查看详情

lowRISC/ibex

SystemVerilog
连续上榜 5 天 累计上榜 82 次

Ibex是一款小型32位RISC-V CPU内核，前身为zero-riscy

cpucore hardware risc-v
lowRISC
lowRISC 开发者
1.8k
711
254
排名 #7
4月9日
查看详情

aws/aws-fpga

SystemVerilog
时隔 33 天回归 累计上榜 33 次

AWS EC2 FPGA硬件与软件开发工具包的官方代码库

aws
aws 开发者
1.7k
539
190
排名 #6
4月9日
查看详情

openhwgroup/cvfpu

SystemVerilog
累计上榜 59 次

支持标准RISC-V格式与运算及跨精度格式的参数化浮点运算单元。

openhwgroup
openhwgroup 开发者
587
151
162
排名 #11
4月9日
查看详情

chipsalliance/caliptra-ss

SystemVerilog
连续上榜 3 天 霸榜 17 天 累计上榜 36 次

Caliptra子系统硬件设计资料，包含Caliptra可信根IP及附加制造商控制模块

caliptra ocp opencomputeproject
chipsalliance
chipsalliance 开发者
40
39
135
排名 #3
4月9日
查看详情

pulp-platform/fpu_div_sqrt_mvp

SystemVerilog
累计上榜 69 次

面向跨精度计算的浮点除法/平方根运算单元

pulp-platform
pulp-platform 开发者
27
17
149
排名 #8
4月9日
查看详情
助手