追踪 GitHub 趋势,把握技术发展脉搏
过去24小时内数据追踪和分析
7天周期性数据分析报告
月度深度数据洞察分析
语言与 Topic 趋势洞察
❤️❤️❤️❤️❤️❤️ 我们已经正式推出微信小程序,在微信中搜索 TrendForge Pro 即可使用小程序,如果使用 Telegram 请搜索 trendforge_tg ❤️❤️❤️❤️❤️❤️
话题找到数量
精选最佳Flutter库、工具、教程、文章等资源的awesome清单。
[示例应用] 面向Flutter开发者的基础应用程序
可预测的状态管理库,帮助实现 BLoC 设计模式
用于解码ISM频段(及其他频率)设备无线电传输的程序
Chisel:一种现代硬件设计语言
本程序可显示周围手机的IMSI号码。
Rocket Chip生成器
Verilator开源SystemVerilog模拟器与代码检查系统
支持Airspy、Airspy HF+、BladeRF、HackRF、LimeSDR、PlutoSDR、RTL-SDR、SDRplay及FunCube的软件定义无线电收发软件
一个敏捷的RISC-V SoC设计框架,包含顺序执行内核、乱序执行内核、加速器等组件
SonicBOOM:伯克利乱序执行机器
基于Scala的硬件描述语言
用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。
iNTERCEPT 是一个免费开源平台,它将最佳信号情报工具整合到一个统一且易于访问的界面中。
ROHD框架是基于Dart编程语言的硬件描述与验证框架
用于检查是否符合SystemVerilog标准的测试套件。
VeeR EL2处理器内核
一款面向教育的PULP片上系统,易于理解与扩展,并提供完整的物理设计流程。
面向片上网络互连的Chisel硬件描述语言生成器
基于Chisel和FIRRTL的故障注入框架
开源人工智能加速器堆栈,集成计算、内存与软件——从RTL到PyTorch。
有问题随时问我 👋
你好!👋 我是 TrendForge 助手。
我可以帮你了解 GitHub 上的开源项目,有什么想问的吗?
试试问我:
按 Enter 发送,Shift + Enter 换行