项目介绍 快速开始 学习路径 贡献者 271 增长趋势 代码统计 生态关系 项目时间线 项目竞品 依赖分析 上榜历史
verilator

verilator/verilator

SystemVerilog 活跃
78
2026-02-23
3.4k
+3
#2
758

项目简介

Verilator开源SystemVerilog模拟器与代码检查系统

Verilator open-source SystemVerilog simulator and lint system

智能解读

点击生成更详细的项目介绍

智能标签

生成技术栈、用途、特征、受众等多维度标签

使用场景

了解这个项目能帮你解决什么问题

项目健康度

65
B 良好

综合活跃度、人气、增长、社区、文档评估

活跃度
25/25
人气
22/25
增长
4/20
社区
9/15
文档
5/15
在 GitHub 上查看

项目信息

作者 verilator
来源 GitHub
周期 每日
仓库 ID verilator/verilator
最新提交 2026-02-23 21:51:37
首次采集 2026-02-24 08:01:58
最后更新 2026-02-24 08:03:39

赞赏支持

如果本站对你有帮助，欢迎打赏支持

微信打赏码

微信

支付宝打赏码

支付宝

评论 0

登录 后发表评论

加载评论中...

相关项目推荐

adam-maj

adam-maj/tiny-gpu

一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理

11k SystemVerilog
lowRISC

lowRISC/opentitan

OpenTitan：开源硅基可信根

3.1k SystemVerilog
lowRISC

lowRISC/ibex

Ibex是一款小型32位RISC-V CPU内核，前身为zero-riscy

1.8k SystemVerilog
aws

aws/aws-fpga

AWS EC2 FPGA硬件与软件开发工具包的官方代码库

1.6k SystemVerilog
pulp-platform

pulp-platform/axi

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

1.5k SystemVerilog
hughperkins

hughperkins/VeriGPU

基于RISC-V指令集架构的开源GPU设计，采用Verilog实现

1.3k SystemVerilog
助手