verilog

话题找到数量

logisim-evolution/logisim-evolution

Java

数字逻辑设计工具与模拟器

circuit circuits digital-circuit
logisim-evolution
logisim-evolution 开发者
6.9k
901
185
+10
排名 #21
3月11日
查看详情

chipsalliance/chisel

Scala

Chisel：一种现代硬件设计语言

chip-generator chisel chisel3
chipsalliance
chipsalliance 开发者
4.6k
654
274
+41
排名 #21
4月12日
查看详情

verilator/verilator

SystemVerilog

Verilator开源SystemVerilog模拟器与代码检查系统

compilers cpp rtl
verilator
verilator 开发者
3.5k
792
247
+111
排名 #16
4月12日
查看详情

SpinalHDL/VexRiscv

Assembly

一种对FPGA友好的32位RISC-V CPU实现

cpu fpga riscv
SpinalHDL
SpinalHDL 开发者
3.1k
496
235
+18
排名 #17
3月19日
查看详情

openhwgroup/cva6

Assembly

CORE-V CVA6是高度可配置的6级RISC-V处理器核心，适用于应用级和嵌入式场景，应用级配置支持启动Linux

ariane asic cpu
openhwgroup
openhwgroup 开发者
2.9k
925
271
+48
排名 #17
4月12日
查看详情

SpinalHDL/SpinalHDL

Scala

基于Scala的硬件描述语言

fpga rtl scala
SpinalHDL
SpinalHDL 开发者
2k
372
208
+14
排名 #17
4月5日
查看详情

pulp-platform/axi

SystemVerilog

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

asic axi axi4
pulp-platform
pulp-platform 开发者
1.5k
353
193
+32
排名 #15
4月12日
查看详情

hughperkins/VeriGPU

SystemVerilog

基于RISC-V指令集架构的开源GPU设计，采用Verilog实现

asic-design gpu gpu-acceleration
hughperkins
hughperkins 开发者
1.3k
137
187
+50
排名 #12
2月28日
查看详情

hdl-util/hdmi

SystemVerilog

在FPGA上通过HDMI传输视频/音频

altera audio dvi
hdl-util
hdl-util 开发者
1.3k
135
147
+2
排名 #4
3月15日
查看详情

PrincetonUniversity/openpiton

Assembly

OpenPiton平台

fpga processor python
PrincetonUniversity
PrincetonUniversity 开发者
774
261
144
+1
排名 #15
3月4日
查看详情

openhwgroup/core-v-verif

Assembly

CORE-V系列RISC-V内核的功能验证项目

risc-v systemverilog uvm
openhwgroup
openhwgroup 开发者
673
312
171
+9
排名 #15
4月12日
查看详情

pulp-platform/croc

SystemVerilog

一款面向教育的PULP片上系统，易于理解与扩展，并提供完整的物理设计流程。

asic riscv rtl-design
pulp-platform
pulp-platform 开发者
218
100
115
+11
排名 #10
3月24日
查看详情

pulp-platform/axi_mem_if

SystemVerilog

简易单端口AXI存储器接口

asic axi fpga
pulp-platform
pulp-platform 开发者
49
29
207
排名 #14
4月12日
查看详情
助手