❤️❤️❤️❤️❤️❤️ 我们已经正式推出微信小程序，在微信中搜索 TrendForge Pro 即可使用小程序，如果使用 Telegram 请搜索 trendforge_tg ❤️❤️❤️❤️❤️❤️

GitHub 2026-05-09 趋势

发现每日最热门的开源项目

2026-05-09
SystemVerilog
数据采集日期: 2026-05-09
SystemVerilog
共 9 个项目，按照 Star 增量 排序
一款强大且可定制的macOS多排扩展坞替代品。将应用组织成多个部分，切换工作区，并自定义一切。
DockMaster Pro 是一款 macOS Dock 栏增强工具，目标是将原生 Dock 从「应用启动器」升级为「生产力中枢」。

adam-maj/tiny-gpu

SystemVerilog
连续上榜 8 天 霸榜 10 天 累计上榜 109 次 星标飙升

一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理

adam-maj
adam-maj 开发者
12k
1.2k
305
+4
排名 #3
5月9日
查看详情

lowRISC/ibex

SystemVerilog
累计上榜 122 次

Ibex是一款小型32位RISC-V CPU内核，前身为zero-riscy

cpucore hardware risc-v
lowRISC
lowRISC 开发者
1.9k
731
471
+2
排名 #6
5月9日
查看详情

openhwgroup/cvfpu

SystemVerilog
累计上榜 87 次

支持标准RISC-V格式与运算及跨精度格式的参数化浮点运算单元。

openhwgroup
openhwgroup 开发者
596
158
248
+1
排名 #8
5月9日
查看详情

pulp-platform/common_cells

SystemVerilog
连续上榜 5 天 累计上榜 89 次

通用SystemVerilog组件

pulp-platform
pulp-platform 开发者
744
197
267
+1
排名 #5
5月9日
查看详情

lowRISC/opentitan

SystemVerilog
霸榜 12 天 累计上榜 122 次

OpenTitan：开源硅基可信根

lowRISC
lowRISC 开发者
3.4k
1k
462
+1
排名 #2
5月9日
查看详情

pulp-platform/riscv-dbg

SystemVerilog
连续上榜 6 天 累计上榜 73 次

为PULP RISC-V内核提供的RISC-V调试支持

debug riscv
pulp-platform
pulp-platform 开发者
309
92
286
排名 #9
5月9日
查看详情

pulp-platform/axi_riscv_atomics

SystemVerilog

用于RISC-V原子操作的AXI适配器

pulp-platform
pulp-platform 开发者
66
23
24
排名 #7
5月9日
查看详情

chipsalliance/caliptra-ss

SystemVerilog
霸榜 6 天 累计上榜 71 次

Caliptra子系统硬件设计资料，包含Caliptra可信根IP及附加制造商控制模块

caliptra ocp opencomputeproject
chipsalliance
chipsalliance 开发者
42
43
258
排名 #4
5月9日
查看详情

chipsalliance/caliptra-rtl

SystemVerilog
历史最高 #1 累计上榜 95 次 排名上升 ↑5

Caliptra可信根IP的硬件设计配套资源

chipsalliance
chipsalliance 开发者
137
87
237
排名 #1
5月9日
查看详情
助手