chipsalliance/caliptra-ss
项目简介
Caliptra子系统硬件设计资料，包含Caliptra可信根IP及附加制造商控制模块
HW Design Collateral for Caliptra Subsystem, which comprises Caliptra RoT IP and additional manufacturer controls.
智能解读
智能标签
使用场景
项目健康度
综合活跃度、人气、增长、社区、文档评估
项目信息
赞赏支持
如果本站对你有帮助，欢迎打赏支持
微信
支付宝
Widget 徽章
相关项目推荐
adam-maj/tiny-gpu
一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理
verilator/verilator
Verilator开源SystemVerilog模拟器与代码检查系统
lowRISC/opentitan
OpenTitan：开源硅基可信根
lowRISC/ibex
Ibex是一款小型32位RISC-V CPU内核，前身为zero-riscy
aws/aws-fpga
AWS EC2 FPGA硬件与软件开发工具包的官方代码库
pulp-platform/axi
用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。
加载评论中...