项目竞品
共找到 8 个竞品
verilator/verilator
Verilator开源SystemVerilog模拟器与代码检查系统
pulp-platform/axi
用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。
chipsalliance/Cores-VeeR-EL2
VeeR EL2处理器内核
chipsalliance/chisel
Chisel：一种现代硬件设计语言
chipsalliance/rocket-chip
Rocket Chip生成器
ucb-bar/chipyard
一个敏捷的RISC-V SoC设计框架，包含顺序执行内核、乱序执行内核、加速器等组件
riscv-boom/riscv-boom
SonicBOOM：伯克利乱序执行机器
SpinalHDL/SpinalHDL
基于Scala的硬件描述语言
相关项目推荐
adam-maj/tiny-gpu
一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理
verilator/verilator
Verilator开源SystemVerilog模拟器与代码检查系统
lowRISC/opentitan
OpenTitan：开源硅基可信根
lowRISC/ibex
Ibex是一款小型32位RISC-V CPU内核，前身为zero-riscy
aws/aws-fpga
AWS EC2 FPGA硬件与软件开发工具包的官方代码库
pulp-platform/axi
用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。