openhwgroup/cv32e40p
项目介绍
CV32E40P是一款基于PULP-Platform RI5CY内核的顺序四级流水线RISC-V RV32IMFCXpulp处理器
CV32E40P is an in-order 4-stage RISC-V RV32IMFCXpulp CPU based on RI5CY from PULP-Platform
智能解读
原始标签
智能标签
使用场景
项目健康度
距上次更新 319 天
平台 Star TOP 67% · Forks 518
本周 +28 ⭐ · 本月 +15 ⭐
42 位贡献者 · 0 条平台评论
缺少 2 项内容
1 项改进建议
- 活跃度：项目已超过 319 天未更新，可能处于低维护状态
项目信息
赞赏支持
如果本站对你有帮助，欢迎打赏支持
微信
支付宝
Widget 徽章
相关项目推荐
adam-maj/tiny-gpu
一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理
verilator/verilator
Verilator开源SystemVerilog模拟器与代码检查系统
lowRISC/opentitan
OpenTitan：开源硅基可信根
lowRISC/ibex
Ibex是一款小型32位RISC-V CPU内核，前身为zero-riscy
aws/aws-fpga
AWS EC2 FPGA硬件与软件开发工具包的官方代码库
pulp-platform/axi
用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。
加载评论中...