❤️❤️❤️❤️❤️❤️ 我们已经正式推出微信小程序，在微信中搜索 TrendForge Pro 即可使用小程序，如果使用 Telegram 请搜索 trendforge_tg ❤️❤️❤️❤️❤️❤️

项目介绍 快速开始 学习路径 项目截图 1 贡献者 8 增长趋势 Commit 历史 代码统计 生态关系 项目时间线 项目竞品 依赖分析 上榜历史
rsd-devel

rsd-devel/rsd

SystemVerilog 活跃
215
2026-07-13
1.2k
+0
#9
117

项目介绍

RSD：RISC-V乱序超标量处理器

RSD: RISC-V Out-of-Order Superscalar Processor

智能解读

点击生成更详细的项目介绍

智能标签

生成技术栈、用途、特征、受众等多维度标签

使用场景

了解这个项目能帮你解决什么问题

项目健康度

C
50/100
一般
活跃度人气增长社区文档
活跃度 15/23

距上次更新 16 天

人气 19/25

平台 Star TOP 24% · Forks 117

增长 4/25

本周 +2 ⭐ · 本月 +8 ⭐

社区 7/17

8 位贡献者 · 0 条平台评论

文档 5/10

缺少 3 项内容

1 项改进建议
  • 增长：近期 Star 增长缓慢，项目热度有待提升
在 GitHub 上查看

项目信息

作者 rsd-devel
来源 GitHub
周期 每日
仓库ID rsd-devel/rsd
最新提交 2026-07-11 06:04:55
第一收录 2026-07-14 08:02:28
最后更新 2026-07-14 08:02:28

赞赏支持

如果本站对你有帮助，欢迎打赏支持

微信打赏码

微信

支付宝打赏码

支付宝

评论 0

登录 后发表评论

加载评论中...

相关项目推荐

adam-maj

adam-maj/tiny-gpu

一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理

12k SystemVerilog
verilator

verilator/verilator

Verilator开源SystemVerilog模拟器与代码检查系统

3.8k SystemVerilog
lowRISC

lowRISC/opentitan

OpenTitan：开源硅基可信根

3.6k SystemVerilog
lowRISC

lowRISC/ibex

Ibex是一款小型32位RISC-V CPU内核，前身为zero-riscy

2k SystemVerilog
aws

aws/aws-fpga

AWS EC2 FPGA硬件与软件开发工具包的官方代码库

1.7k SystemVerilog
pulp-platform

pulp-platform/axi

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

1.6k SystemVerilog
助手