#risc-v 每日趋势报告

基于RISC-V指令集架构的开源GPU设计，采用Verilog实现

一个敏捷的RISC-V SoC设计框架，包含顺序执行内核、乱序执行内核、加速器等组件

CORE-V CVA6是高度可配置的6级RISC-V处理器核心，适用于应用级和嵌入式场景，应用级配置支持启动Linux

Ibex是一款小型32位RISC-V CPU内核，前身为zero-riscy

VeeR EL2处理器内核

Chisel RISC-V 向量 0 实现