❤️❤️❤️❤️❤️❤️ 我们已经正式推出微信小程序，在微信中搜索 TrendForge Pro 即可使用小程序，如果使用 Telegram 请搜索 trendforge_tg ❤️❤️❤️❤️❤️❤️

项目介绍 快速开始 学习路径 项目截图 2 贡献者 61 增长趋势 Commit 历史 代码统计 生态关系 项目时间线 项目竞品 依赖分析 上榜历史

项目竞品项目

项目竞品项目数量
pulp-platform

pulp-platform/axi

相关项目
1.6k 354

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

SystemVerilog rtl systemverilog
项目竞品项目相似度
29%
+32
verilator

verilator/verilator

相关项目
3.6k 821

Verilator开源SystemVerilog模拟器与代码检查系统

SystemVerilog rtl verilog
项目竞品项目相似度
23%
+111
SpinalHDL

SpinalHDL/SpinalHDL

相关项目
2.0k 373

基于Scala的硬件描述语言

Scala rtl verilog
项目竞品项目相似度
15%
+20
chipsalliance

chipsalliance/chisel

相关项目
4.7k 654

Chisel：一种现代硬件设计语言

Scala rtl verilog
项目竞品项目相似度
10%
+41
intel

intel/rohd

相关项目
482 81

ROHD框架是基于Dart编程语言的硬件描述与验证框架

Dart hdl rtl
项目竞品项目相似度
9%
+1

相关项目推荐

adam-maj

adam-maj/tiny-gpu

一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理

12k SystemVerilog
verilator

verilator/verilator

Verilator开源SystemVerilog模拟器与代码检查系统

3.6k SystemVerilog
lowRISC

lowRISC/opentitan

OpenTitan：开源硅基可信根

3.4k SystemVerilog
lowRISC

lowRISC/ibex

Ibex是一款小型32位RISC-V CPU内核，前身为zero-riscy

1.9k SystemVerilog
aws

aws/aws-fpga

AWS EC2 FPGA硬件与软件开发工具包的官方代码库

1.7k SystemVerilog
pulp-platform

pulp-platform/axi

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

1.6k SystemVerilog
助手