项目竞品
共找到 9 个竞品
pulp-platform/axi
用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。
openhwgroup/cva6
CORE-V CVA6是高度可配置的6级RISC-V处理器核心，适用于应用级和嵌入式场景，应用级配置支持启动Linux
chipsalliance/Cores-VeeR-EL2
VeeR EL2处理器内核
openwall/john
John the Ripper jumbo版 - 支持数百种哈希和加密类型的高级离线密码破解工具，可在多种操作系统、CPU、GPU甚至部分FPGA上运行
logisim-evolution/logisim-evolution
数字逻辑设计工具与模拟器
SpinalHDL/VexRiscv
一种对FPGA友好的32位RISC-V CPU实现
SpinalHDL/SpinalHDL
基于Scala的硬件描述语言
ucb-bar/gemmini
伯克利空间阵列生成器
firesim/firesim
FireSim：具备本地与云端灵活性的快速便捷FPGA加速硬件仿真平台
相关项目推荐
adam-maj/tiny-gpu
一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理
verilator/verilator
Verilator开源SystemVerilog模拟器与代码检查系统
lowRISC/opentitan
OpenTitan：开源硅基可信根
lowRISC/ibex
Ibex是一款小型32位RISC-V CPU内核，前身为zero-riscy
aws/aws-fpga
AWS EC2 FPGA硬件与软件开发工具包的官方代码库
pulp-platform/axi
用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。