每日 每周 每月
2026-01-29
返回报告
🏷️

#systemverilog 每日趋势报告

📅 2026-01-29
📊 4 个项目

🔥 #systemverilog 每日热门项目

pulp-platform/axi

SystemVerilog

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

asic axi axi4
pulp-platform
pulp-platform 开发者
1.5k
337
90
+1
排名 #2
1月29日
查看详情

openhwgroup/cva6

Assembly

CORE-V CVA6是高度可配置的6级RISC-V处理器核心，适用于应用级和嵌入式场景，应用级配置支持启动Linux

ariane asic cpu
openhwgroup
openhwgroup 开发者
2.8k
880
110
+1
排名 #3
1月29日
查看详情

pulp-platform/axi_mem_if

SystemVerilog

简易单端口AXI存储器接口

asic axi fpga
pulp-platform
pulp-platform 开发者
49
28
102
排名 #12
1月29日
查看详情

openhwgroup/core-v-verif

Assembly

CORE-V系列RISC-V内核的功能验证项目

risc-v systemverilog uvm
openhwgroup
openhwgroup 开发者
651
278
85
排名 #5
1月29日
查看详情

📊 数据统计

4 个热门项目
2026-01-29 数据日期

🔥 TrendForge - 追踪开源项目热度，发现技术趋势

助手