❤️❤️❤️❤️❤️❤️ 我们已经正式推出微信小程序，在微信中搜索 TrendForge Pro 即可使用小程序，如果使用 Telegram 请搜索 trendforge_tg ❤️❤️❤️❤️❤️❤️

GitHub 2026-05-07 趋势

发现每日最热门的开源项目

2026-05-07
SystemVerilog
数据采集日期: 2026-05-07
SystemVerilog
共 10 个项目，按照 Star 增量 排序
一款强大且可定制的macOS多排扩展坞替代品。将应用组织成多个部分，切换工作区，并自定义一切。
DockMaster Pro 是一款 macOS Dock 栏增强工具，目标是将原生 Dock 从「应用启动器」升级为「生产力中枢」。

adam-maj/tiny-gpu

SystemVerilog
连续上榜 8 天 霸榜 10 天 累计上榜 109 次 星标飙升

一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理

adam-maj
adam-maj 开发者
12k
1.2k
305
+4
排名 #6
5月7日
查看详情

lowRISC/opentitan

SystemVerilog
霸榜 12 天 累计上榜 122 次

OpenTitan：开源硅基可信根

lowRISC
lowRISC 开发者
3.3k
999
462
+3
排名 #5
5月7日
查看详情

pulp-platform/common_cells

SystemVerilog
连续上榜 5 天 累计上榜 89 次

通用SystemVerilog组件

pulp-platform
pulp-platform 开发者
743
197
267
+1
排名 #10
5月7日
查看详情

openhwgroup/cvw

SystemVerilog

CORE-V Wally是一款可配置的RISC-V处理器，与《RISC-V片上系统设计》教材相关联。

openhwgroup
openhwgroup 开发者
529
522
101
+1
排名 #7
5月7日
查看详情

chipsalliance/caliptra-rtl

SystemVerilog
累计上榜 95 次

Caliptra可信根IP的硬件设计配套资源

chipsalliance
chipsalliance 开发者
137
87
237
+1
排名 #3
5月7日
查看详情

chipsalliance/caliptra-ss

SystemVerilog
霸榜 6 天 累计上榜 71 次

Caliptra子系统硬件设计资料，包含Caliptra可信根IP及附加制造商控制模块

caliptra ocp opencomputeproject
chipsalliance
chipsalliance 开发者
42
42
260
+1
排名 #2
5月7日
查看详情

pulp-platform/register_interface

SystemVerilog
连续上榜 3 天 累计上榜 20 次

通用寄存器接口（包含多种适配器）

pulp-platform
pulp-platform 开发者
139
33
41
排名 #9
5月7日
查看详情

pulp-platform/croc

SystemVerilog

一款面向教育的PULP片上系统，易于理解与扩展，并提供完整的物理设计流程。

asic riscv rtl-design
pulp-platform
pulp-platform 开发者
231
117
279
排名 #8
5月7日
查看详情

verilator/verilator

SystemVerilog
连续上榜 17 天 累计上榜 126 次

Verilator开源SystemVerilog模拟器与代码检查系统

compilers cpp rtl
verilator
verilator 开发者
3.6k
810
369
排名 #4
5月7日
查看详情

lowRISC/ibex

SystemVerilog
历史最高 #1 累计上榜 122 次

Ibex是一款小型32位RISC-V CPU内核，前身为zero-riscy

cpucore hardware risc-v
lowRISC
lowRISC 开发者
1.9k
730
473
排名 #1
5月7日
查看详情
助手