项目介绍 快速开始 学习路径 项目截图 1 贡献者 40 增长趋势 代码统计 生态关系 项目时间线 项目竞品 依赖分析 上榜历史

项目竞品项目

项目竞品项目数量
hughperkins

hughperkins/VeriGPU

相关项目
1.3k 137

基于RISC-V指令集架构的开源GPU设计，采用Verilog实现

SystemVerilog asic-design risc-v
项目竞品项目相似度
36%
+50
pulp-platform

pulp-platform/axi

相关项目
1.5k 353

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

SystemVerilog axi4 fpga rtl
项目竞品项目相似度
25%
+32
ucb-bar

ucb-bar/chipyard

相关项目
2.2k 845

一个敏捷的RISC-V SoC设计框架，包含顺序执行内核、乱序执行内核、加速器等组件

Scala risc-v riscv rtl
项目竞品项目相似度
21%
+52
PrincetonUniversity

PrincetonUniversity/openpiton

相关项目
774 261

OpenPiton平台

Assembly fpga processor
项目竞品项目相似度
19%
+1
verilator

verilator/verilator

相关项目
3.5k 789

Verilator开源SystemVerilog模拟器与代码检查系统

SystemVerilog rtl verilator
项目竞品项目相似度
19%
+111
riscv

riscv/riscv-unified-db

相关项目
149 112

该单仓库包含一个机器可读的 RISC-V 规范数据库以及工件生成工具。

Ruby risc-v riscv
项目竞品项目相似度
16%
openhwgroup

openhwgroup/cva6

相关项目
2.9k 924

CORE-V CVA6是高度可配置的6级RISC-V处理器核心，适用于应用级和嵌入式场景，应用级配置支持启动Linux

Assembly fpga risc-v
项目竞品项目相似度
15%
+48
firesim

firesim/firesim

相关项目
1.0k 262

FireSim：具备本地与云端灵活性的快速便捷FPGA加速硬件仿真平台

Scala fpga risc-v
项目竞品项目相似度
15%
+2
SpinalHDL

SpinalHDL/VexRiscv

相关项目
3.1k 496

一种对FPGA友好的32位RISC-V CPU实现

Assembly fpga riscv
项目竞品项目相似度
14%
+18
riscv-boom

riscv-boom/riscv-boom

相关项目
2.1k 499

SonicBOOM：伯克利乱序执行机器

Scala riscv rtl
项目竞品项目相似度
12%
+7
SpinalHDL

SpinalHDL/SpinalHDL

相关项目
2.0k 372

基于Scala的硬件描述语言

Scala fpga rtl
项目竞品项目相似度
10%
+14
chipsalliance

chipsalliance/rocket-chip

相关项目
3.7k 1.2k

Rocket Chip生成器

Scala riscv rtl
项目竞品项目相似度
8%
+28

相关项目推荐

adam-maj

adam-maj/tiny-gpu

一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理

12k SystemVerilog
verilator

verilator/verilator

Verilator开源SystemVerilog模拟器与代码检查系统

3.5k SystemVerilog
lowRISC

lowRISC/opentitan

OpenTitan：开源硅基可信根

3.3k SystemVerilog
lowRISC

lowRISC/ibex

Ibex是一款小型32位RISC-V CPU内核，前身为zero-riscy

1.8k SystemVerilog
aws

aws/aws-fpga

AWS EC2 FPGA硬件与软件开发工具包的官方代码库

1.7k SystemVerilog
pulp-platform

pulp-platform/axi

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

1.5k SystemVerilog
助手