#rtl 每月趋势报告

Verilator开源SystemVerilog模拟器与代码检查系统

Chisel：一种现代硬件设计语言

一个敏捷的RISC-V SoC设计框架，包含顺序执行内核、乱序执行内核、加速器等组件

Rocket Chip生成器

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。