❤️❤️❤️❤️❤️❤️ 我们已经正式推出微信小程序，在微信中搜索 TrendForge Pro 即可使用小程序，如果使用 Telegram 请搜索 trendforge_tg ❤️❤️❤️❤️❤️❤️

GitHub 2026-05-02 趋势

发现每日最热门的开源项目

2026-05-02
SystemVerilog
数据采集日期: 2026-05-02
SystemVerilog
共 10 个项目，按照 Star 增量 排序
一款强大且可定制的macOS多排扩展坞替代品。将应用组织成多个部分，切换工作区，并自定义一切。
DockMaster Pro 是一款 macOS Dock 栏增强工具，目标是将原生 Dock 从「应用启动器」升级为「生产力中枢」。

adam-maj/tiny-gpu

SystemVerilog
连续上榜 9 天 累计上榜 110 次

一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理

adam-maj
adam-maj 开发者
12k
1.2k
306
+6
排名 #10
5月2日
查看详情

verilator/verilator

SystemVerilog
连续上榜 18 天 霸榜 5 天 累计上榜 127 次

Verilator开源SystemVerilog模拟器与代码检查系统

compilers cpp rtl
verilator
verilator 开发者
3.6k
807
369
+2
排名 #6
5月2日
查看详情

pulp-platform/common_cells

SystemVerilog
累计上榜 90 次

通用SystemVerilog组件

pulp-platform
pulp-platform 开发者
739
196
267
排名 #9
5月2日
查看详情

pulp-platform/axi_mem_if

SystemVerilog
连续上榜 3 天 累计上榜 49 次

简易单端口AXI存储器接口

asic axi fpga
pulp-platform
pulp-platform 开发者
50
29
335
排名 #8
5月2日
查看详情

pulp-platform/register_interface

SystemVerilog
连续上榜 3 天 累计上榜 20 次

通用寄存器接口（包含多种适配器）

pulp-platform
pulp-platform 开发者
138
33
45
排名 #7
5月2日
查看详情

chipsalliance/caliptra-rtl

SystemVerilog
累计上榜 96 次

Caliptra可信根IP的硬件设计配套资源

chipsalliance
chipsalliance 开发者
136
85
238
排名 #5
5月2日
查看详情

chipsalliance/caliptra-ss

SystemVerilog
霸榜 7 天 累计上榜 72 次

Caliptra子系统硬件设计资料，包含Caliptra可信根IP及附加制造商控制模块

caliptra ocp opencomputeproject
chipsalliance
chipsalliance 开发者
40
41
262
排名 #4
5月2日
查看详情

chipsalliance/adams-bridge

SystemVerilog
历史最高 #3 累计上榜 23 次 排名上升 ↑5

后量子密码学IP核（Crystals-Dilithium算法）

cryptography digital-signature lattice
chipsalliance
chipsalliance 开发者
49
13
282
排名 #3
5月2日
查看详情

pulp-platform/apb

SystemVerilog
累计上榜 49 次 排名上升 ↑7

APB总线逻辑

pulp-platform
pulp-platform 开发者
26
21
139
排名 #2
5月2日
查看详情

lowRISC/opentitan

SystemVerilog
霸榜 13 天 历史最高 #1 累计上榜 123 次

OpenTitan：开源硅基可信根

lowRISC
lowRISC 开发者
3.3k
998
463
排名 #1
5月2日
查看详情
助手