❤️❤️❤️❤️❤️❤️ 我们已经正式推出微信小程序，在微信中搜索 TrendForge Pro 即可使用小程序，如果使用 Telegram 请搜索 trendforge_tg ❤️❤️❤️❤️❤️❤️

GitHub 2026-05-03 趋势

发现每日最热门的开源项目

2026-05-03
SystemVerilog
数据采集日期: 2026-05-03
SystemVerilog
共 15 个项目，按照 Star 增量 排序
一款强大且可定制的macOS多排扩展坞替代品。将应用组织成多个部分，切换工作区，并自定义一切。
DockMaster Pro 是一款 macOS Dock 栏增强工具，目标是将原生 Dock 从「应用启动器」升级为「生产力中枢」。

lowRISC/opentitan

SystemVerilog
霸榜 12 天 累计上榜 122 次

OpenTitan：开源硅基可信根

lowRISC
lowRISC 开发者
3.3k
997
463
+3
排名 #15
5月3日
查看详情

verilator/verilator

SystemVerilog
连续上榜 17 天 累计上榜 126 次

Verilator开源SystemVerilog模拟器与代码检查系统

compilers cpp rtl
verilator
verilator 开发者
3.6k
807
369
+3
排名 #14
5月3日
查看详情

adam-maj/tiny-gpu

SystemVerilog
连续上榜 8 天 霸榜 10 天 累计上榜 109 次 快速上升

一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理

adam-maj
adam-maj 开发者
12k
1.2k
305
+3
排名 #7
5月3日
查看详情

pulp-platform/axi

SystemVerilog
累计上榜 68 次

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

asic axi axi4
pulp-platform
pulp-platform 开发者
1.6k
353
348
+2
排名 #13
5月3日
查看详情

pulp-platform/croc

SystemVerilog

一款面向教育的PULP片上系统，易于理解与扩展，并提供完整的物理设计流程。

asic riscv rtl-design
pulp-platform
pulp-platform 开发者
230
113
280
+1
排名 #11
5月3日
查看详情

lowRISC/ibex

SystemVerilog
累计上榜 122 次

Ibex是一款小型32位RISC-V CPU内核，前身为zero-riscy

cpucore hardware risc-v
lowRISC
lowRISC 开发者
1.9k
727
479
+1
排名 #10
5月3日
查看详情

pulp-platform/common_cells

SystemVerilog
连续上榜 5 天 累计上榜 89 次

通用SystemVerilog组件

pulp-platform
pulp-platform 开发者
740
196
267
+1
排名 #8
5月3日
查看详情

bespoke-silicon-group/basejump_stl

SystemVerilog
时隔 42 天回归 累计上榜 25 次

BaseJump STL：SystemVerilog标准模板库

bespoke-silicon-group
bespoke-silicon-group 开发者
660
116
150
排名 #12
5月3日
查看详情

chipsalliance/caliptra-rtl

SystemVerilog
累计上榜 95 次

Caliptra可信根IP的硬件设计配套资源

chipsalliance
chipsalliance 开发者
136
85
237
排名 #9
5月3日
查看详情

openhwgroup/cvfpu

SystemVerilog
累计上榜 87 次

支持标准RISC-V格式与运算及跨精度格式的参数化浮点运算单元。

openhwgroup
openhwgroup 开发者
594
156
248
排名 #6
5月3日
查看详情

pulp-platform/fpu_div_sqrt_mvp

SystemVerilog
连续上榜 4 天 累计上榜 97 次

面向跨精度计算的浮点除法/平方根运算单元

pulp-platform
pulp-platform 开发者
27
18
240
排名 #5
5月3日
查看详情

pulp-platform/axi_mem_if

SystemVerilog
连续上榜 3 天 累计上榜 49 次

简易单端口AXI存储器接口

asic axi fpga
pulp-platform
pulp-platform 开发者
50
29
333
排名 #4
5月3日
查看详情

pulp-platform/riscv-dbg

SystemVerilog
连续上榜 6 天 历史最高 #3 累计上榜 73 次 排名上升 ↑7

为PULP RISC-V内核提供的RISC-V调试支持

debug riscv
pulp-platform
pulp-platform 开发者
308
92
286
排名 #3
5月3日
查看详情

pulp-platform/register_interface

SystemVerilog
连续上榜 3 天 历史最高 #2 累计上榜 20 次 排名上升 ↑6

通用寄存器接口（包含多种适配器）

pulp-platform
pulp-platform 开发者
138
33
44
排名 #2
5月3日
查看详情

pulp-platform/apb

SystemVerilog
历史最高 #1 累计上榜 49 次 排名上升 ↑8

APB总线逻辑

pulp-platform
pulp-platform 开发者
26
21
139
排名 #1
5月3日
查看详情
助手