❤️❤️❤️❤️❤️❤️ 我们已经正式推出微信小程序，在微信中搜索 TrendForge Pro 即可使用小程序，如果使用 Telegram 请搜索 trendforge_tg ❤️❤️❤️❤️❤️❤️

GitHub 2026-05-03 Weekly Trending

Discover the hottest open source projects from the past week

2026-05-03
SystemVerilog
Data collection date: 2026-05-03
SystemVerilog
Total 12 projects，sorted by Star Increment Sort
一款强大且可定制的macOS多排扩展坞替代品。将应用组织成多个部分，切换工作区，并自定义一切。
DockMaster Pro 是一款 macOS Dock 栏增强工具，目标是将原生 Dock 从「应用启动器」升级为「生产力中枢」。

adam-maj/tiny-gpu

SystemVerilog

一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理

adam-maj
adam-maj Developer
12k
1.2k
375
+41
Ranking #11
5月3日
View Details

verilator/verilator

SystemVerilog
历史最高 #1 快速上升

Verilator开源SystemVerilog模拟器与代码检查系统

compilers cpp rtl
verilator
verilator Developer
3.6k
807
378
+24
Ranking #1
5月3日
View Details

lowRISC/opentitan

SystemVerilog
累计上榜 21 次

OpenTitan：开源硅基可信根

lowRISC
lowRISC Developer
3.3k
997
525
+14
Ranking #2
5月3日
View Details

pulp-platform/axi

SystemVerilog
历史最高 #6

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

asic axi axi4
pulp-platform
pulp-platform Developer
1.6k
353
387
+5
Ranking #6
5月3日
View Details

lowRISC/mocha

SystemVerilog
星标飙升

可集成于片上系统作为子系统的CHERI安全飞地。

lowRISC
lowRISC Developer
31
13
78
+3
Ranking #10
5月3日
View Details

pulp-platform/common_cells

SystemVerilog
星标飙升

通用SystemVerilog组件

pulp-platform
pulp-platform Developer
740
196
272
+3
Ranking #7
5月3日
View Details

chipsalliance/caliptra-rtl

SystemVerilog

Caliptra可信根IP的硬件设计配套资源

chipsalliance
chipsalliance Developer
136
85
276
+2
Ranking #12
5月3日
View Details

pulp-platform/axi_mem_if

SystemVerilog
历史最高 #9

简易单端口AXI存储器接口

asic axi fpga
pulp-platform
pulp-platform Developer
50
29
365
Ranking #9
5月3日
View Details

pulp-platform/register_interface

SystemVerilog
历史最高 #8

通用寄存器接口（包含多种适配器）

pulp-platform
pulp-platform Developer
138
33
52
Ranking #8
5月3日
View Details

pulp-platform/riscv-dbg

SystemVerilog
排名上升 ↑6

为PULP RISC-V内核提供的RISC-V调试支持

debug riscv
pulp-platform
pulp-platform Developer
308
92
317
Ranking #5
5月3日
View Details

pulp-platform/fpu_div_sqrt_mvp

SystemVerilog
历史最高 #4 排名上升 ↑5

面向跨精度计算的浮点除法/平方根运算单元

pulp-platform
pulp-platform Developer
27
18
244
Ranking #4
5月3日
View Details

openhwgroup/cvfpu

SystemVerilog

支持标准RISC-V格式与运算及跨精度格式的参数化浮点运算单元。

openhwgroup
openhwgroup Developer
595
157
251
Ranking #3
5月3日
View Details
Assistant