❤️❤️❤️❤️❤️❤️ 我们已经正式推出微信小程序，在微信中搜索 TrendForge Pro 即可使用小程序，如果使用 Telegram 请搜索 trendforge_tg ❤️❤️❤️❤️❤️❤️

GitHub 2026-05-03 周趋势

发现过去一周最热门的开源项目

2026-05-03
SystemVerilog
数据采集日期: 2026-05-03
SystemVerilog
共 12 个项目，按照 Star 增量 排序
一款强大且可定制的macOS多排扩展坞替代品。将应用组织成多个部分，切换工作区，并自定义一切。
DockMaster Pro 是一款 macOS Dock 栏增强工具，目标是将原生 Dock 从「应用启动器」升级为「生产力中枢」。

adam-maj/tiny-gpu

SystemVerilog

一个用Verilog编写的极简GPU设计，用于从零开始学习GPU工作原理

adam-maj
adam-maj 开发者
12k
1.2k
305
+41
排名 #11
5月3日
查看详情

verilator/verilator

SystemVerilog
历史最高 #1 星标飙升 排名上升 ↑5

Verilator开源SystemVerilog模拟器与代码检查系统

compilers cpp rtl
verilator
verilator 开发者
3.6k
807
369
+24
排名 #1
5月3日
查看详情

lowRISC/opentitan

SystemVerilog

OpenTitan：开源硅基可信根

lowRISC
lowRISC 开发者
3.3k
997
462
+14
排名 #2
5月3日
查看详情

pulp-platform/axi

SystemVerilog
历史最高 #6

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

asic axi axi4
pulp-platform
pulp-platform 开发者
1.6k
353
348
+5
排名 #6
5月3日
查看详情

lowRISC/mocha

SystemVerilog
星标飙升

可集成于片上系统作为子系统的CHERI安全飞地。

lowRISC
lowRISC 开发者
31
13
71
+3
排名 #10
5月3日
查看详情

pulp-platform/common_cells

SystemVerilog

通用SystemVerilog组件

pulp-platform
pulp-platform 开发者
740
196
267
+3
排名 #7
5月3日
查看详情

chipsalliance/caliptra-rtl

SystemVerilog

Caliptra可信根IP的硬件设计配套资源

chipsalliance
chipsalliance 开发者
136
85
237
+2
排名 #12
5月3日
查看详情

pulp-platform/axi_mem_if

SystemVerilog
历史最高 #9

简易单端口AXI存储器接口

asic axi fpga
pulp-platform
pulp-platform 开发者
50
29
333
排名 #9
5月3日
查看详情

pulp-platform/register_interface

SystemVerilog
历史最高 #8

通用寄存器接口（包含多种适配器）

pulp-platform
pulp-platform 开发者
138
33
44
排名 #8
5月3日
查看详情

pulp-platform/riscv-dbg

SystemVerilog
排名上升 ↑6

为PULP RISC-V内核提供的RISC-V调试支持

debug riscv
pulp-platform
pulp-platform 开发者
308
92
286
排名 #5
5月3日
查看详情

pulp-platform/fpu_div_sqrt_mvp

SystemVerilog
历史最高 #4

面向跨精度计算的浮点除法/平方根运算单元

pulp-platform
pulp-platform 开发者
27
18
240
排名 #4
5月3日
查看详情

openhwgroup/cvfpu

SystemVerilog

支持标准RISC-V格式与运算及跨精度格式的参数化浮点运算单元。

openhwgroup
openhwgroup 开发者
595
157
248
排名 #3
5月3日
查看详情
助手