❤️❤️❤️❤️❤️❤️ 我们已经正式推出微信小程序,在微信中搜索 TrendForge Pro 即可使用小程序,如果使用 Telegram 请搜索 trendforge_tg ❤️❤️❤️❤️❤️❤️

GitHub 2026-05-17 周趋势

发现过去一周最热门的开源项目

2026-05-17
SystemVerilog
数据采集日期: 2026-05-17
SystemVerilog
12 个项目,按照 Star 增量 排序

verilator/verilator

历史最高 #1 快速上升 排名上升 ↑5

Verilator开源SystemVerilog模拟器与代码检查系统

3.6k
816
369
+23
排名 #1
5月17日
查看详情

lowRISC/opentitan

OpenTitan:开源硅基可信根

3.4k
1k
462
+12
排名 #3
5月17日
查看详情

lowRISC/ibex

Ibex是一款小型32位RISC-V CPU内核,前身为zero-riscy

1.9k
736
474
+7
排名 #4
5月17日
查看详情

pulp-platform/common_cells

通用SystemVerilog组件

751
199
267
+6
排名 #9
5月17日
查看详情

pulp-platform/croc

历史最高 #8 星标飙升

一款面向教育的PULP片上系统,易于理解与扩展,并提供完整的物理设计流程。

238
118
280
+6
排名 #8
5月17日
查看详情

openhwgroup/cvfpu

快速上升

支持标准RISC-V格式与运算及跨精度格式的参数化浮点运算单元。

602
158
248
+6
排名 #5
5月17日
查看详情

chipsalliance/Cores-VeeR-EL2

VeeR EL2处理器内核

338
104
334
+2
排名 #6
5月17日
查看详情

chipsalliance/caliptra-ss

历史最高 #11 排名上升 ↑6

Caliptra子系统硬件设计资料,包含Caliptra可信根IP及附加制造商控制模块

43
44
260
+1
排名 #11
5月17日
查看详情

aws/aws-fpga

历史最高 #2

AWS EC2 FPGA硬件与软件开发工具包的官方代码库

1.7k
541
345
+1
排名 #2
5月17日
查看详情

chipsalliance/caliptra-rtl

Caliptra可信根IP的硬件设计配套资源

138
88
237
排名 #12
5月17日
查看详情

pulp-platform/axi_riscv_atomics

用于RISC-V原子操作的AXI适配器

66
23
27
排名 #10
5月17日
查看详情

pulp-platform/fpu_div_sqrt_mvp

排名上升 ↑6

面向跨精度计算的浮点除法/平方根运算单元

27
18
240
排名 #7
5月17日
查看详情
助手