#rtl 每日趋势报告

精选最佳Flutter库、工具、教程、文章等资源的awesome清单。

Verilator开源SystemVerilog模拟器与代码检查系统

一个敏捷的RISC-V SoC设计框架，包含顺序执行内核、乱序执行内核、加速器等组件

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。