每日 每周 每月
2026-02-15
返回报告
🏷️

#rtl 每日趋势报告

📅 2026-02-15
📊 5 个项目

🔥 #rtl 每日热门项目

chipsalliance/chisel

Scala

Chisel：一种现代硬件设计语言

chip-generator chisel chisel3
chipsalliance
chipsalliance 开发者
4.6k
650
95
+3
排名 #8
2月15日
查看详情

verilator/verilator

SystemVerilog

Verilator开源SystemVerilog模拟器与代码检查系统

compilers cpp rtl
verilator
verilator 开发者
3.4k
752
78
+2
排名 #2
2月15日
查看详情

pulp-platform/axi

SystemVerilog

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

asic axi axi4
pulp-platform
pulp-platform 开发者
1.5k
344
67
+1
排名 #10
2月15日
查看详情

chipsalliance/rocket-chip

Scala

Rocket Chip生成器

chip-generator chisel riscv
chipsalliance
chipsalliance 开发者
3.7k
1.2k
104
排名 #9
2月15日
查看详情

chipsalliance/Cores-VeeR-EL2

SystemVerilog

VeeR EL2处理器内核

ahb-lite asic-design axi4
chipsalliance
chipsalliance 开发者
317
96
62
排名 #9
2月15日
查看详情

📊 数据统计

5 个热门项目
2026-02-15 数据日期

🔥 TrendForge - 追踪开源项目热度，发现技术趋势

助手