每日 每周 每月
请选择一个日期
返回报告
🏷️

#rtl 每日趋势报告

📅 2026-02-27
📊 7 个项目

🔥 #rtl 每日热门项目

verilator/verilator

SystemVerilog

Verilator开源SystemVerilog模拟器与代码检查系统

compilers cpp rtl
verilator
verilator 开发者
3.4k
763
234
+4
排名 #6
2月27日
查看详情

pulp-platform/axi

SystemVerilog

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

asic axi axi4
pulp-platform
pulp-platform 开发者
1.5k
344
189
+3
排名 #14
2月27日
查看详情

chipsalliance/chisel

Scala

Chisel：一种现代硬件设计语言

chip-generator chisel chisel3
chipsalliance
chipsalliance 开发者
4.6k
653
223
+2
排名 #19
2月27日
查看详情

ucb-bar/chipyard

Scala

一个敏捷的RISC-V SoC设计框架，包含顺序执行内核、乱序执行内核、加速器等组件

accelerators boom chip-generator
ucb-bar
ucb-bar 开发者
2.1k
821
219
+1
排名 #18
2月27日
查看详情

riscv-boom/riscv-boom

Scala

SonicBOOM：伯克利乱序执行机器

berkeley boom chisel
riscv-boom
riscv-boom 开发者
2.1k
481
205
+1
排名 #20
2月27日
查看详情

chipsalliance/rocket-chip

Scala

Rocket Chip生成器

chip-generator chisel riscv
chipsalliance
chipsalliance 开发者
3.7k
1.2k
235
排名 #13
2月27日
查看详情

chipsalliance/Cores-VeeR-EL2

SystemVerilog

VeeR EL2处理器内核

ahb-lite asic-design axi4
chipsalliance
chipsalliance 开发者
318
98
196
排名 #13
2月27日
查看详情

📊 数据统计

7 个热门项目
2026-02-27 数据日期

🔥 TrendForge - 追踪开源项目热度，发现技术趋势

助手