每日 每周 每月
2026-03-18
返回报告
🏷️

#rtl 每日趋势报告

📅 2026-03-18
📊 8 个项目

🔥 #rtl 每日热门项目

Solido/awesome-flutter

Dart

精选最佳Flutter库、工具、教程、文章等资源的awesome清单。

android awesome awesome-list
Solido
Solido 开发者
59k
6.9k
291
+22
排名 #1
3月18日
查看详情

chipsalliance/chisel

Scala

Chisel：一种现代硬件设计语言

chip-generator chisel chisel3
chipsalliance
chipsalliance 开发者
4.6k
654
223
+2
排名 #5
3月18日
查看详情

riscv-boom/riscv-boom

Scala

SonicBOOM：伯克利乱序执行机器

berkeley boom chisel
riscv-boom
riscv-boom 开发者
2.1k
494
205
+2
排名 #7
3月18日
查看详情

ucb-bar/chipyard

Scala

一个敏捷的RISC-V SoC设计框架，包含顺序执行内核、乱序执行内核、加速器等组件

accelerators boom chip-generator
ucb-bar
ucb-bar 开发者
2.2k
833
219
+2
排名 #8
3月18日
查看详情

pulp-platform/croc

SystemVerilog

一款面向教育的PULP片上系统，易于理解与扩展，并提供完整的物理设计流程。

asic riscv rtl-design
pulp-platform
pulp-platform 开发者
214
99
96
+1
排名 #5
3月18日
查看详情

pulp-platform/axi

SystemVerilog

用于高性能片上通信的AXI SystemVerilog可综合IP模块与验证框架。

asic axi axi4
pulp-platform
pulp-platform 开发者
1.5k
351
189
+1
排名 #9
3月18日
查看详情

verilator/verilator

SystemVerilog

Verilator开源SystemVerilog模拟器与代码检查系统

compilers cpp rtl
verilator
verilator 开发者
3.4k
776
234
+1
排名 #15
3月18日
查看详情

chipsalliance/Cores-VeeR-EL2

SystemVerilog

VeeR EL2处理器内核

ahb-lite asic-design axi4
chipsalliance
chipsalliance 开发者
322
98
192
排名 #10
3月18日
查看详情

📊 数据统计

8 个热门项目
2026-03-18 数据日期

🔥 TrendForge - 追踪开源项目热度，发现技术趋势

助手